AnandTech comenta que PCI-SIG ha alcanzado la versión 0.5 del estándar PCI Express 6.0, el cual se espera, se finalice el próximo año. PCI Express 6.0 promete otra duplicación del ancho de banda en comparación con PCI Express 5.0, que a su vez ofrece el doble de ancho de banda de PCI Express 4.0.
La publicación de la versión 0.5 de la especificación PCIe 6.0 es esencialmente la última llamada para que las compañías que son miembros de PCI-SIG presenten las nuevas características. Además, con el primer borrador disponible, las compañías pueden comenzar a diseñar pruebas de silicio para garantizar que todo funcione e incluso comenzar el trabajo preliminar en chips comerciales.
- La versión 0.3 se considera un concepto y describe las características clave y la arquitectura de la tecnología. En el caso de PCIe 6.0, estamos hablando de 64 GT/s por velocidad de carril, modulación de amplitud de pulso con codificación de 4 niveles (PAM-4) y corrección de errores hacia adelante (FEC).
- La versión 0.5 se considera como la especificación del primer borrador y, por lo tanto, cubre todos los aspectos clave de la arquitectura e incluye comentarios de las partes interesadas (dentro de PCI-SIG) a la versión 0.3. Los miembros del grupo podrán agregar nuevas funcionalidades a la tecnología en este momento.
- La versión 0.7 se considera el Borrador completo, todo debe definirse en todos los niveles y las especificaciones eléctricas deben haberse validado mediante chips de prueba. No se pueden agregar nuevas características después del lanzamiento de esta iteración de la especificación.
- La versión 0.9 es el borrador final que está destinado a permitir que los miembros de PCI-SIG revisen la tecnología de su propiedad intelectual.
- La versión 1.0 es la versión final.
El próximo hito para la especificación PCIe 6.0 será la próxima Conferencia de Desarrolladores PCI-SIG 2020 a principios de junio, donde el grupo planea presentar inmersiones profundas en las características de la tecnología.
