En un evento de Synopsys en Santa Clara, EE Times recogió las reflexiones de que el camino a los chips de 2nm podría no valer la pena.
Los ingenieros ven un camino viable para reducir los transistores de silicio a nodos de 5nm, 3nm e incluso 2nm, pero algunos dudan si habrá suficientes ventajas comerciales. Todavía es demasiado pronto para saberlo con certeza, pero la creciente complejidad y los mayores costos de chips cada vez más pequeños pueden significar que incluso los 5nm son demasiado pequeños como para tener sentido económico:
Las ganancias de velocidad del 16% a 10 nm pueden secarse a 7 nm debido a la resistencia en las líneas de metal. El ahorro de energía se reducirá del 30% a 10 nm y al 10-25% a 7 nm, y el área de contracción puede disminuir del 37% a 10 nm y al 20-30% a 7 nm, dijo Paul Penzes, director sénior de ingeniería de Qualcomm.
El costo de fabricación a 5nm puede ser muy grande y las ganancias no serán lo suficiente para cubrir este costo. Las mejoras comenzaran a disminuir y no está muy claro, pero Penzes sugiere que los nodos a 5nm pueden ser extensiones de los de 7nm.
Resumiendo, todo queda en manos del valor comercial del producto y en las ganancias que estos proporcionen a los fabricantes.
