AMD revelo nueva información de la segunda generación de V-caché 3D, la cual llegará con nuevas optimizaciones y mejoras.
En la conferencia internacional de circuitos de 2023, AMD saco a la luz nueva información de esta tecnología de conexión E/S, la cual fue detallada por Locuza_ en Twitter:
Una de las imágenes que la compañía divulgó fue un primer vistazo a la nueva matriz de E/S para la próxima generación de su 3D V-Cache. Este nuevo troquel de E/S se ha incluido en las últimas CPU Ryzen 7000 X3D «Raphael».
AMD agregará más a la memoria caché L3 en comparación con las partes que no son X3D, aumentando el tamaño hasta 96 MB en un chiplet, y se basa en la tecnología de nodo de proceso de 7 nm. El caché L3 se apila sobre el Zen 4 Core Complex Die (CCD) de 5 nm. Si bien la próxima generación tendrá un troquel de caché más pequeño, mantendrá un recuento de transistores idéntico. Sin embargo, la densidad del transistor ha aumentado a 130,6 MTr/mm² desde los 114,6 MTr/mm² originales y alcanza un ancho de banda mayor de 2,5 TB/s, lo que equivale a una mejora del veinticinco por ciento con respecto al diseño 5800X3D.
La compañía ajustó el área de conexión Through Silicon Vias (TSV) a la mitad de su tamaño. El CCD de Zen 4 se encuentra actualmente en los procesadores de consumo Ryzen 7000 X3D y en las CPU de servidor/estación de trabajo EPYC 9004. Ahora, la matriz de E/S se cambiará para los modelos de consumidor y servidor al momento del lanzamiento y tendrá dos puertos de interconexión de memoria global, eliminando las configuraciones que utilizan tres CCD simultáneamente.
El nuevo chip también ofrecerá capas físicas DDR5 de 128 bits (PHY) y memoria de código de corrección de errores (ECC) de 32 bits con 8 bits por canal de 32 bits y veintiocho veces las capas físicas PCIe 5.0, que es cuatro menos que la integración de computación Zen 1/2/3 bajo demanda, o cIOD. Por último, se espera que el chiplet ofrezca 128 Shader Cores.
Con información de: WCCFTech
