SKHynix ha publicado una actualización en su blog sobre la próxima memoria DDR5, la que han desarrollado en forma conjunta con la progresión del estándar de JEDEC.
La empresa a remarcado algunas cosas claves, entre las cuales la más interesante es la velocidad máxima que alcanzará, unos 8400 Mbps. Este estándar será muy flexible, y permitirá a los fabricantes lanzar sus chips con frecuencias que oscilan entre 3200-8400 Mbps. Mientras que la velocidad más baja es de 3200 Mbps, los fabricantes están comenzando con chips de 4800 Mbps y avanzando desde allí.
La densidad mínima de un chip DDR5 es de 8 Gb, mientras que el máximo es de 64 Gb, cuadruplicando la capacidad máxima de los chips DDR4.
Quizás uno de los cambios más importantes, además de las mejoras de capacidad y velocidad, es la incorporación del soporte de Código de corrección de errores (ECC) para la memoria. Esta característica ahora no es exclusiva para chips especiales, como con DDR4, sino que se construye dentro de cada chip.
El voltaje de funcionamiento se reduce a 1.1 V, desde los 1.2 V anteriores de DDR4, lo que resulta en una disminución general del 20% del consumo de energía. El lanzamiento y producción de la memoria comenzará este año, aunque no se sabe la fecha exacta.
Vía: TechPowerUP
