Es verdad que Intel tiene rato sin innovar. Por suerte, la arquitectura Skylake salió bastante bien y tienen un diseño pulido que con un par de vitaminas le está salvando, o algo así, de perder frente a las ofertas de AMD.
Sin embargo, nos emociona ver a Intel desarrollando casi en secreto nuevos sets de instrucciones, diseños apilables y nuevas formas de hardware 😀 Además, los desarrolladores de software están utilizando sus nuevas instrucciones y el aumento de rendimiento es de hasta un 75%.
Sunny Cove llegará a 10nm en el mejor de los casos, a fin de año, aunque la falta de «filtraciones» (leaks) nos tiene con bastante incertidumbre y ni siquiera se sabe con certeza si seguirán en el estable pero viejo 14nm++ (¿habrá 3 plus con Sunny Cove?) o podrán dar el salto a 10nm y en el 2020 a 7nm EUV; me da la sensación de que están más cerca de lo que pensamos.
El SEMICON West es una organización que lamentablemente no tiene el alcance de la E3 ni CES, pero que miran casi todos los reales amantes del hardware. Allí Intel presentó varias cosas, pero se enfocaron mucho en una: juntar sus conocimientos que dieron a luz a EMIB y Foveros para plantear una nueva manera de crear procesadores: Intel CO-EMIB.
Creo que este video explica muy bien la movida del nuevo wafle de Intel, incluso sugiriendo la incorporación de memoria HBM. HBM «on die» es un sueño húmedo que muchos tienen con los APU de AMD, aunque Intel utilizaría esta memoria exclusivamente para el CPU… sin embargo, si la HBM reemplaza de alguna forma a los distintos niveles de caché, la iGPU (presumiblemente se incorporaría Gen11) tomará algo de esa torta: ya lo hace con la L3 actualmente; no para guardar texturas ni nada complejo sino para guardar resultados de cálculos que se repiten y poco más 😀
Además, con una tasa de bits normal (256), se pueden alcanzar fácilmente los 512GB/s, una velocidad adecuada para la información que manejan los CPUs más potentes.
EMIB es la tecnología que permite interconectar distintos «dies» en un sólo PCB de manera que se comuniquen rápidamente y que se vea cómo un único chip para el sistema operativo, siendo el procesador quién gestiona la carga: ¡al mejor estilo ARM! Esta tecnología básicamente crea el híbrido entre la arquitectura x86 del PC «convencional» y ARM.
Esta imágen de arriba es el primer desarrollo de Intel con esta tecnología, para la vida real. Le vendieron a un cliente muchos chips con 4 «mini cpus», un «big cpu», controlador LPDDR4, gráficos Gen11 con DisplayPort 1.4 y 1.5MB de caché L2. Todo esto, en un paquete de 12x12x1mm y un consumo de 2 mW (si, ¡dos miliwatts!). Producir ésto a la escala de un procesador i3 / i5 / i7 / Xeon es un desafío más grande, pero hay que ver cómo se arreglan y que le brindarán al consumidor :O
Foveros permite apilar chips de manera vertical, algo así cómo las memorias HBM 😉
Y así termina naciendo Omni-Directional Interconnect, una comunicación que cobra vida sobre CO-EMIB y permite también conectar memoria, cómo se veía en el video de arriba 😀
Estos avances duplican la velocidad por pin, mejoran la eficiencia energética y tienen enormes velocidades con mínima latencia; estando a la altura de TSMC y, cuándo salga al mercado todo esto, situando a Intel cabeza a cabeza con uno de los fabricantes más grande de semiconductores del mundo (TSMC).
MDIO es una interfaz (que puede interpretarse como una «matriz» en programación) dónde se sitúan los chiplets que crean «bloques» de cómputo que pueden agregarse, sacarse o redimensionarse… es un poco tedioso de explicar en profundidad pero si nos vamos a los números, vemos que el nuevo MDIO Gen1 trae un avance muy marcado frente a la «vieja» conexión AIB Gen1 y bastante parejo con lo que ofrecerá TSMC a fin de este año / principio del 2020.
Intel quiere adelantar a AMD con un diseño modular y vertical, muy modular.
¿Qué les parece?
