La semana pasada hubo algunas especulaciones sobre que Zen 3 de AMD posiblemente ofrezca cuatro hilos por núcleo con SMT4. Parece que esta información no era precisa ya que los detalles revelados en una reciente conferencia de AMD en la conferencia del Consejo Asesor de HPC-AI del Reino Unido confirman que el número de subprocesos seguirá siendo de dos por núcleo.
En el evento, AMD compartió información sobre sus arquitecturas de servidor Zen 3 y Zen 4. La arquitectura de servidor Zen 3 tiene el nombre en código «Milán» y ya se están dando muestras a los clientes. Estos chips se fabrican en el proceso de 7 nm+ y llegarán a la producción en masa en el tercer trimestre de 2020.
Los procesadores EPYC basados en Zen 3 tendrán el mismo recuento máximo de 64 núcleos que los chips actuales «Rome» y admitirán el actual socket SP3. AMD se queda con la misma configuración DDR4 de ocho canales, soporte PCI Express 4.0 y un rango de TDP base de 120W a 225W, aunque también pueden haber ediciones con TDP más altos.
«AMD reveló que la compañía había realizado una alteración significativa en las alineaciones de caché dentro del chip, lo que indica que se está realizando un trabajo significativo bajo el capó para mejorar el rendimiento de la instrucción por ciclo (IPC) y reducir la latencia, las cuales son Áreas de enfoque clave para AMD a medida que evoluciona su arquitectura. Actualmente, AMD divide sus chiplets en dos complejos de cómputo de cuatro núcleos (CCX), cada uno armado con 16 MB de caché L3. Para Milán, eso cambia a ocho núcleos conectados a un segmento unificado de 32 MB de caché L3, lo que debería eliminar una capa de latencia dentro del dado de cómputo.»
AMD también confirmó que el nombre en clave de Zen 4 es Génova y que estos procesadores EPYC requerirán el nuevo socket SP5. Esperado en algún momento en 2021, Zen 4 admitirá un nuevo estándar de memoria (probablemente DDR5) y también puede adoptar PCI Express 5.0.
